스택형 CMOS, 이면조사형 CMOS 및 기존 CMOS 센서의 차이점

스택형 CMOS, 이면조사형 CMOS 및 기존 CMOS 센서의 차이점

광전 효과

광전 효과의 현상은 Hertz(주파수 단위는 그의 이름을 따서 명명됨)에 의해 발견되었지만 Einstein에 의해 올바르게 설명되었습니다. 간단히 말해서 빛이나 특정 전자기파는 특정 감광성 물질에 조사될 때 전자를 생성합니다. 광전 효과.

이것은 빛을 전기로 바꾸고 광 신호의 변화는 전기 신호의 변화를 가져옵니다.따라서 사람들은 이 원리를 사용하여 감광성 요소를 발명합니다.

우리에게 친숙한 감광 소자에는 두 가지 유형이 있습니다. 하나는 CCD이고 다른 하나는 CMOS입니다.초기 CMOS는 CCD보다 훨씬 나빴지만 기술의 발전으로 CMOS의 품질은 이제 질적으로 도약했으며 CMOS는 저렴하고 전력 소비 성능이 좋습니다.

센서 구조 기술

기존(전면 조명) CMOS, 후면 조명(후면 조명)

CMOS, 적층형 CMOS

프로세스 차이

가장 크고 근본적인 차이점은 그 구조에 있습니다. CMOS만이 최종 이미징 효과에 영향을 미치는 것이 아니라 렌즈와 카메라 알고리즘도 영향을 미칩니다. 사실 구조가 더 발전된 것이 반드시 좋은 것은 아니며 어떤 공정을 사용하느냐에 따라 다릅니다. (예: 180nm 침지 리소그래피 또는 500nm 건식 에칭) 및 기술(예: Sony "Exmor" 각 열 병렬 독립 아날로그 CDS + 디지털-아날로그 변환 + 디지털 CDS의 상징적인 노이즈 감소 판독 루프).

우수한 프로세스와 기술은 새로운 CMOS 구조를 사용하지 않고도 더 나은 양자 효율, 고유한 열 잡음, 이득, 완전 충전, 위도, 감도 및 기타 주요 지표를 가질 수 있습니다. 동일한 기술 및 장인 정신에서 가장 낮은 수준은 실제로 분쇄.인간의 진보는 끊임없이 문제를 발견하고 해결합니다.이면조사형 및 적층형 CMOS의 등장은 기존 CMOS의 다양한 문제를 해결하기 위한 것이기도 하다.

기존(전면 조명) CMOS

전면 조명 및 후면 조명 단면 비교 아이콘을 비교합니다.

전통적인 CMOS는 그림의 왼쪽에 있는 "전면 조명" 구조이며 일반적인 CMOS 픽셀은 마이크로렌즈, 온칩 컬러 필터, 금속 케이블(회로층), 포토다이오드 및 기판으로 구성됩니다. . 빛이 픽셀에 들어가면 온칩 렌즈와 컬러 필터를 통과한 후 먼저 금속 배선층을 통과하고 마지막으로 광 다이오드에 빛이 수신됩니다.

마이크로 렌즈: CMOS의 각 물리적 픽셀에 빛을 수렴하는 매우 작은 볼록 렌즈입니다.

컬러 필터: RGB 모드에서 입사광의 색상을 분해할 수 있습니다.우리가 가끔 듣는 Bayer 배열은 이러한 필터의 배열입니다.가장 고전적인 RGGB 배열과 같은.

금속 케이블: 일반적으로 주로 신호 ​​전송을 위해 여러 층이 있습니다.

포토다이오드: 즉, CMOS의 경우 광전 효과가 발생하는 실제 감광 부분입니다.

금속이 불투명하고 빛을 반사할 수 있다는 것은 누구나 알고 있습니다. 따라서 금속 케이블 레이어의 빛은 부분적으로 차단되고 반사됩니다.공정상의 한계로 인해 빛의 70% 이하만이 금속회로층을 통과한 후 포토다이오드에 도달하며, 이 반사로 인해 옆에 있는 픽셀에도 크로스토크가 발생하여 색상이 왜곡될 수 있습니다.(현재 사용되는 금속은 중저가 CMOS 케이블 층은 기본적으로 전체 가시광선 대역(380-780nm)에 대해 약 90%의 반사율을 유지하는 비교적 저렴한 알루미늄(Al)입니다.

이면조사형 CMOS

전면 조명의 이러한 단점으로 인해 후면 조명 CMOS 디자인이 등장했습니다. 포토 다이오드 뒤에 회로 층을 두어 빛이 포토 다이오드에 직접 비출 수 있고 빛이 거의 빛이 없이 포토 다이오드로 내려갑니다. 방해 또는 간섭.광 이용률이 매우 높기 때문에 이면조사형 CMOS 센서가 더 좋아질 수 있습니다. 조사된 빛을 사용하면 저조도 환경에서 이미지 품질이 더 좋습니다.

후면 조명 CMOS는 저조도 환경에서 더 높은 감도를 갖도록 더 높은 광 이용 효율을 가질 수 있습니다. 동시에 회로가 ​​빛을 수신하는 포토 다이오드에 영향을 미치지 않기 때문에 회로 층을 더 두껍게 만들 수 있습니다. 더 많은 처리 회로를 배치할 수 있어 신호 처리 속도를 높이는 데 도움이 됩니다.

이면조사형 센서가 장착된 기기는 일반 전면조사형 센서에 비해 저조도 환경에서 감도를 약 30~50% 높일 수 있어 저조도 환경에서도 고품질의 사진이나 동영상을 촬영할 수 있다., 노이즈가 적습니다. 처리 회로가 풍부할수록 더 많은 양의 데이터로 원본 이미지 신호를 처리할 수 있습니다.

적층형 CMOS

스택형 CMOS는 Sony의 모바일 단말기용 CMOS에 처음 등장했습니다.적층의 원래 의도는 전체 렌즈 모듈의 크기를 줄이는 것이 아니었습니다.이것은 단지 부수적인 이점일 뿐입니다.

CMOS의 생산은 CPU의 생산과 유사합니다.실리콘 웨이퍼를 식각하여 픽셀 섹션과 회로 섹션을 형성하려면 특수 포토리소그래피 기계가 필요합니다. 픽셀 영역은 픽셀이 심어지는 곳이며 처리 루프는 이 픽셀 그룹을 관리하는 또 다른 전체 제어 회로입니다.

1, 픽셀 영역

2, 처리 회로

에칭할 때 문제가 발생합니다.휴대폰에 사용되는 Sony의 소형 CMOS를 예로 들어 보겠습니다.화소 영역의 제조 공정은 65nm 공정(간단히 제조 정확도로 이해하면 됨)을 사용할 수 있지만, 회로가 처리되는 영역의 경우 65nm 공정으로는 부족하다.45nm 공정으로 제조할 수 있다면 처리 회로의 트랜지스터 수를 두 배로 늘릴 수 있습니다.이러한 방식으로 픽셀에서 이미지를 더 빨리 처리할 수 있고 화질이 더 좋아질 수 있습니다.그러나 동일한 실리콘 조각에 에칭을 수행하기 때문에 두 가지 공정으로 제조할 수 없습니다.

따라서 이 두 영역을 분리하면 65nm 공정으로 제작된 실리콘 칩에 화소 영역을 배치하고, 45nm 공정으로 제작된 다른 실리콘 칩에 처리 회로를 배치한 다음 쌓여서 뭉쳐집니다.이 모순이 해결됩니다.이것은 스택 CMOS입니다.

1, 픽셀 영역

2, 처리 회로

3, 캐시입니다

적층 구조로 처리 회로에 더 많은 트랜지스터를 넣을 수 있고 더 빠른 속도를 가질 수 있습니다. 따라서 달성하기 쉽지 않은 HDR 및 업그레이드가 이제는 매우 보편화되고 있습니다.읽기 속도도 빨라져 젤리 효과가 작아졌습니다. 또한 픽셀 영역과 처리 회로 영역이 적층되기 때문에 픽셀 영역을 더 크게 만들 수 있습니다.

또한 스태킹을 사용하면 몇 가지 특수 기술을 가져올 수 있습니다. 예를 들어 일반적인 Bayer 배열은 대부분 RGGB이고 그림의 밝기는 밝기 방정식(Y=0.299R+0.587G)을 통해 RGB 색상 빛의 값에서 계산됩니다. +0.114B).그러나 적층 기술을 사용하여 사람들은 RGB가 일반적인 빨강, 녹색 및 파랑에 해당하고 W가 흰색에 해당하고 밝기에 민감한 새로운 Bayer 배열 RGBW를 개발했습니다. 이러한 방식으로 센서의 저조도 감도는 크게 향상.

적층형, 후면 조명형 및 전면 조명형, 이 세 가지 유형은 별개이며 종속 관계가 없습니다. 후면 조명 기술을 사용한 다음 적층 구조를 사용하여 장점을 극대화할 수 있습니다.

가열 냉각

화소별 집광 효율을 높이기 위해서는 광도파로가 도입되어야 한다.광 도파관의 건식 식각 과정에서 실리콘 웨이퍼와 픽셀 영역이 손상됩니다.이때 실리콘 웨이퍼와 화소 영역을 손상으로부터 회복시키기 위해서는 "어닐링 공정"이라는 열처리 단계가 필요하다.CMOS의 전체 블록을 가열해야 합니다. 자, 여기에서 문제가 발생합니다.이러한 가열 후에는 동일한 웨이퍼의 처리 회로에 어느 정도 손상이 있어야 합니다.과거에 "빌드된" 커패시터의 저항 값은 어닐링 후에 변경되어야 합니다.이 손상은 전기 신호 판독에 일정한 영향을 미칠 것입니다. 이런 식으로 처리 회로는 누워 있는 동안 촬영되고 픽셀 영역의 "어닐링"이 필요합니다.

또 다른 문제가 있습니다.현재 Sony에서 모바일 단말기용으로 구축한 CMOS 공정은 65나노미터 건식 조각입니다.이 65나노미터 공정은 CMOS 픽셀 영역의 "심기"에 완전히 충분합니다.

그러나 65나노미터는 처리 루프 영역을 "구축"하는 데 충분하지 않습니다.30나노미터(실제로는 45나노 공정으로 업그레이드) 공정을 사용하여 회로를 구축할 수 있다면 처리 루프의 트랜지스터 수가 거의 두 배로 늘어나 픽셀 영역에 상당한 영향을 미칩니다.'티칭'도 질적 도약을 하고, 그에 따라 화질도 확실히 좋아지겠죠. 하지만 같은 웨이퍼 위에서 만들어지기 때문에 픽셀과 루프 영역을 같은 공정으로 만들어야 합니다. 처리 회로: "항상 나야. 누가 괴로워!"동시에 달성할 수 없는 것과 같은 것을 해결하면 훌륭할 것입니다! 그래서 Sony 엔지니어들은 웨이퍼 기판(BOSS 데뷔)에 대한 아이디어를 생각해 냈습니다. 먼저 이 구조 다이어그램을 살펴보겠습니다.원래 처리 회로는 픽셀 영역과 동일한 웨이퍼에 구축되었습니다.

거기에 처리 회로를 넣는 것은 어떻습니까?

먼저, SOI와 기판 사이의 열전도율 차이를 이용하여 가열하여 둘을 분리합니다. 픽셀 영역은 65nm 공정의 기계에서 만들고 처리 루프는 더 높은 공정(45nm)의 기계에서 만듭니다. ).그런 다음 그것들을 합치면 적층형 CMOS가 탄생했습니다. 위에서 만난 두 가지 문제: ① 픽셀이 "어닐링"되면 루프 영역이 샷에 있습니다.

② 같은 웨이퍼로 제작할 때의 공정상의 한계.모두 해결! 적층형은 이면조사형(화소영역은 여전히 ​​이면조사형)의 장점을 계승할 뿐만 아니라 생산상의 한계와 결함도 극복한다.

처리 루프의 개선 및 진행으로 인해 카메라는 하드웨어 HDR, 슬로우 모션 촬영 등과 같은 더 많은 기능을 제공할 수도 있습니다. 픽셀과 처리 회로가 분리되면 카메라의 크기는 작지만 기능과 성능은 떨어지지 않지만 더 좋을 것입니다. 픽셀 영역(CMOS의 크기)은 그에 따라 더 많거나 더 큰 픽셀을 성장시키기 위해 확대될 수 있습니다.처리 루프도 그에 따라 최적화됩니다(가장 중요한 것은 "어닐링"에서 촬영되지 않음).